VHDL ile FPGA PROGRAMLAMA – Ders2: FPGA Sektörü İş olanakları Kariyer Seçenekleri
VHDL ile FPGA PROGRAMLAMA: SON DERS | DERSLERİN KISA ÖZETLERİ | TEŞEKKÜR ve GELECEK ÇALIŞMALAR
VHDL ile FPGA PROGRAMLAMA – Ders3: Xilinx Vivado ile Proje Oluşturma Synthesis ve Implementation
VHDL ile FPGA PROGRAMLAMA – Ders4: VHDL IEEE ve SYNOPSYS Package Tanımları ve İçerikleri
VHDL ile FPGA PROGRAMLAMA – Ders5: VHDL File Template Dosya Örneği VHDL Dosyasında Genel Yapılar
VHDL ile FPGA PROGRAMLAMA – Ders6: VHDL Hierarchical Tasarım N Bit Adder Sonunda Karta Kod Gömdüm 🙂
VHDL ile FPGA PROGRAMLAMA – Ders7: Vivado Synthesis ve Testbench Simulation
VHDL ile FPGA PROGRAMLAMA – Ders8: Digilent NEXYS4 DDR A7 Board Tanıtımı ve İncelemesi
VHDL ile FPGA PROGRAMLAMA – Ders9: Combinational Logic Tasarımı 2×1 Multiplexer Örneği
VHDL ile FPGA PROGRAMLAMA – Ders10: Sequential Logic Tasarımı Timer ve Counter Örneği
VHDL ile FPGA PROGRAMLAMA – Ders11: VHDL State Machine Örneği Debounce Devre Tasarımı Part 1
VHDL ile FPGA PROGRAMLAMA – Ders12: VHDL State Machine Örneği Debounce Devre Tasarımı Part 2
VHDL ile FPGA PROGRAMLAMA – Ders13: FPGA Architectural Mimari Tasarım 7 Segment Kronometre Part 1
VHDL ile FPGA PROGRAMLAMA – Ders14: FPGA Architectural Mimari Tasarım 7 Segment Kronometre Part 2
VHDL ile FPGA PROGRAMLAMA – Ders15: Pulse Width Modulation (PWM) 3 Renk (RGB) LED Örneği
VHDL ile FPGA PROGRAMLAMA – Ders16: VHDL UART Transmitter Sıfırdan Kod Yazma
VHDL ile FPGA PROGRAMLAMA – Ders17: UART Transmitter Testbench Simulation Debugging ve NEXYS4 DDR
VHDL ile FPGA PROGRAMLAMA – Ders18: UART Receiver Tasarımı ve Simülasyonu – Sıfırdan Kod Yazma
VHDL ile FPGA PROGRAMLAMA – Ders19: UART Receiver NEXYS4’de çalıştırma ve PC Haberleşme Örneği
VHDL ile FPGA PROGRAMLAMA – Ders20: FPGA Memory Türleri – Block RAM ve LUT (Distributed) RAM
VHDL ile FPGA PROGRAMLAMA – Ders21: FPGA Block RAM ve UART Örneği – NEXYS4’te Çalıştırma
VHDL ile FPGA PROGRAMLAMA – Ders22: FPGA Block RAM ve UART Örneği Code Debugging ve Düzeltme
VHDL ile FPGA PROGRAMLAMA – Ders23: Linear Feedback Shift Register (LFSR) – Random Number Generation
VHDL ile FPGA PROGRAMLAMA – Ders24: LFSR ile ARTY A7 Çekiliş Sonuçları
VHDL ile FPGA PROGRAMLAMA – Ders25: SPI Serial Peripheral Interface Master Tasarımı ve Simülasyonu
VHDL ile FPGA PROGRAMLAMA – Ders26: FPGA SPI Örneği ADXL362 İvmeölçer (Acc) Haberleşme NEXYS4 DDR
VHDL ile FPGA PROGRAMLAMA – Ders27: I2C (Inter-Integrated Circuit) Master Tasarımı ve Simülasyonu
VHDL ile FPGA PROGRAMLAMA – Ders28: FPGA I2C Örneği – ADT7420 Sıcaklıkölçer Haberleşme NEXYS4 DDR
VHDL ile FPGA PROGRAMLAMA – Ders29: FPGA Configuration – QSPI Flash Dosya Oluşturma ve Programlama
VHDL ile FPGA PROGRAMLAMA – Ders30: Static Timing Analysis Part1 – Setup Hold Time Analysis
VHDL ile FPGA PROGRAMLAMA – Ders31: Static Timing Analysis Part2 – Clk Distribution Network Clk Skew
VHDL ile FPGA PROGRAMLAMA – Ders32: Static Timing Analysis Part3 – Metastability ve Synchronizer
VHDL ile FPGA PROGRAMLAMA – Ders33: FPGA VHDL SoC Sayısal Tasarım Mülakat Soruları ve Cevapları
VHDL ile FPGA PROGRAMLAMA – Ders34: Adder Pipeline Tasarımı Simülasyonu ve Vivado Timing Constraint
VHDL ile FPGA PROGRAMLAMA – Ders35: Pipeline Tasarımı Vivado Static Timing Analizi ve Timing Failure
VHDL ile FPGA PROGRAMLAMA – Ders36: Arrow Oryx Arm Cortex M0 CPU Sonuçları – Detaylı Kod Analizi
VHDL ile FPGA PROGRAMLAMA – Ders37: Clock Domain Crossing (CDC) Part-1 CDC Devre Tasarımı
VHDL ile FPGA PROGRAMLAMA – Ders38: Clock Domain Crossing Part-2 Örnek Devre Tasarımı, Timing Hatası
VHDL ile FPGA PROGRAMLAMA – Ders39: Clock Domain Crossing Part-3 CDC Timing Constraints
VHDL ile FPGA PROGRAMLAMA – Ders40: Microblaze Soft CPU Tasarımı – System on Chip Hakkında Bilgiler
VHDL ile FPGA PROGRAMLAMA – Ders41: Microblaze Soft CPU: GPIO-UART-ETHERNET-DDR2 SDRAM HW DESIGN
VHDL ile FPGA PROGRAMLAMA – Ders42: Vivadoda Proje Paylaşma – Archive Project – Write Project Tcl
VHDL ile FPGA PROGRAMLAMA – Ders43: MICROBLAZE AXI GPIO ‘C’ ile Interrupt Örneği – NEXYS4 Çalıştırma
VHDL ile FPGA PROGRAMLAMA – Ders44: MICROBLAZE AXI UARTLITE ‘C’ Interrupt Örneği – NEXYS4 Çalıştırma
VHDL ile FPGA PROGRAMLAMA – Ders45: VHDL Verification File IO Operasyonları – FIR Filtre Simulasyonu
VHDL ile FPGA PROGRAMLAMA – Ders46: VHDL Package ve Function Yapıları – Örnek Uygulama
VHDL ile FPGA PROGRAMLAMA – Ders47: ETHERNET Nedir? Physical ve Data Link Layer Özellikleri
VHDL ile FPGA PROGRAMLAMA – Ders48: Microblaze lwIP TCP/IP Stack Ethernet PC-FPGA Haberleşme